

UM EQUIPAMENTO AUTOMATICO DE TESTES PARA MANUTENCAO E QUALIFICACAO

MARCELO D. P. SILVEIRA "

RESUMO

Este trabalho apresenta um equipamento automatico de teste destinado a equipamentos digitais. A sua caracteristica predominante e' a utilizacao do processador do proprio equipamento sob teste como escravo para aumentar a sua testabilidade.

ABSTRACT

This paper presents an automatic test equipment (ATE) for digital equipment. Its main feature is to use the processor of the equipment under test as a slave to improve its testability.

" Engenheiro Eletronico (UFRGS, 1984); Aeromot/Divisao Aeroeletronica, Caixa Postal 8031, Porto Alegre RS

INTRODUCAO

O equipamento automatico de teste em desenvolvimento na Aeroeletronica partiu da necessidade de se detectarem possiveis falhas em equipamentos avionicos. Estes sao testados ao final de uma linha de montagem, quando sujeitos a testes de qualificacao (vibracao, choques, variacao de temperatura e umidade, etc.) e quando forem ser instalados na aeronave. O equipamento e' ligado ao sistema de teste ao mesmo tempo em que e' submetido a uma destas situacoes e, no caso de existir alguma falha, o sistema de teste avisa em alguns minutos o tipo de falha e a placa que deve ser substituida ou reparada.

Este sistema foi concebido para testar unidades especificas que estao em fase final de desenvolvimento mas pode ser facilmente adaptado a maioria dos sistemas digitais com microprocessador. As unidades referidas acima fazem parte de um sistema maior e possuem paineis e conectores para interliga-las ao restante do sistema. O equipamento que deve ser testado e' ligado ao sistema de teste apenas por estes conectores. Nao e' necessario criar nenhum sinal exclusivamente para a interface com o sistema de teste. Este utiliza apenas os sinais que sao usados pelo equipamento em funcionamento normal.

A interface do sistema de teste (ST) com o equipamento sob teste (EST) nao e' digital. Os sinais do EST, ao serem lidos pelo ST, sao na realidade comparados com valores de tensao gerados por um conversor digital/analogico. Estas tensoes sao selecionadas conforme o tipo de saida que esta' sendo testada. Uma saida digital, por exemplo, e' entendida como em nivel '0' ou '1' se estiver dentro da faixa de tensao correspondente testando sempre os valores mais criticos dentro desta faixa. Esta caracteristica, alem de oferecer maior confiabilidade aos testes da parte digital, permite testes em partes analogicas de um equipamento.

TESTES REALIZADOS


A seguir sao mencionados alguns tipos de testes que podem ser realizados atraves deste equipamento:

- processador
- circuito de relógio e osciladores
- PROM, RAM e portas de E/S
- timers
- drivers, buffers e outros circuitos MSI e SSI
- conversores D/A e A/D
- fluxo de dados em um barramento padrao
- circuito impresso
- fiação ate' os conectores
- paineis (chaves, indicadores luminosos)

DESCRICAO DO EQUIPAMENTO

Um blocodisgrama do equipamento e' apresentado na figura 1. Ele possui um painel onde e' exibido o resultado dos testes atraves de displays e indicadores luminosos. Ha' uma interface RS-232C para a exibicao de resultados mais detalhados em uma impressora. Esta' prevista a ligacao de um terminal com video/teclado. Ha' tambem uma linha serial para comuni-

cacao com o equipamento sob teste (EST). No caso de teste de equipamentos que não possuam uma porta serial, esta comunicação pode se dar de outra forma.



A interface com o equipamento sob teste (EST) é específica para cada tipo de equipamento que vai ser testado. Nela existem circuitos que simulam a carga real para as quais as saídas do EST foram projetadas e que dão o nível de tensão apropriado para cada tipo de sinal de entrada e saída.

Com esta arquitetura, o sistema de teste (ST) pode conversar com a unidade sob teste enviando ordens a serem executadas por esta e recebendo respostas às ordens enviadas previamente. Os algoritmos de pesquisa de falhas tem como base esta interação entre os processadores do sistema de teste e do equipamento que está sendo testado.

fig. 1 - Blocodiasrama do ST

De um modo geral, os equipamentos de teste para sistemas digitais possuem algoritmos de pesquisa de falhas baseados em padrões de estímulo/resposta. Estes padrões contêm um conjunto de entradas e as correspondentes saídas esperadas de um determinado circuito. Este pode ser uma porta lógica, um circuito integrado, uma placa ou mesmo um equipamento completo.

O equipamento aqui descrito, além de possuir acesso às entradas e saídas do equipamento sob teste, comunica-se com o processador deste. Assim, a testabilidade de um equipamento aumenta muito porque os padrões de estímulo/resposta não se limitam às entradas e saídas do sistema. Por exemplo, o estímulo pode ser aplicado pelo sistema de teste (ST) e a resposta, obtida pelo processador do EST, é enviada ao ST para análise; o ST pode ordenar o processador do EST aplicar um estímulo e a resposta ser analisada pelo ST; o ST pode ordenar ao EST a execução de um teste e esperar a resposta deste dizendo se o teste foi executado com sucesso ou não.


TOPICOS SOBRE O ALGORITMO DE PESQUISA DE FALHAS

Conforme o que foi apresentado até então, torna-se evidente que o equipamento sob teste precisa ter algum software específico para a realização dos testes. Nos equipamentos da Aeroeletrônica, optamos por ter este software na própria EPROM que contém o software funcional do equipamento. Este, quando energizado, precisa testar algumas condições para saber se está em operação normal ou sob teste. Uma vez sob teste, ele passa a operar como escravo do sistema de teste, executando os comandos recebidos pela linha de comunicação entre os dois.


Foi, então, definido um conjunto de primitivas básicas de comunicação entre os processadores e de execução de testes. São primitivas simples

e modulares de forma que, a partir delas, se possa construir um algoritmo complexo que teste o equipamento desejado com um minimo de software e hardware especifico a cada equipamento testado. Vamos exemplificar para se ter uma ideia mais clara.


Primitiva que testa uma porta de saida




3a - ST envia mensagem



3b - EST executa comando



3c - EST envia mensagem de "comando executado"



3d - ST analisa resultado


O sistema de teste (ST) envia uma mensagem simples ao equipamento sob teste (EST) dizendo que este deve escrever um valor binario em uma determinada porta de saida (fig. 3a). O EST executa o comando (fig. 3b) e devolve uma resposta ao ST dizendo se o comando foi executado (fig. 3c). O ST, entao, le o valor contido na saida do EST e compara com o valor previamente enviado (fig. 3d).

Com esta sequencia simples de operacoes sao testados decodificadores, portas, drivers e outros circuitos MSI e SSI envolvidos na geracao de um determinado sinal de saida desde o microprocessador ate' o conector.

Com uma composicao adequada de diversos comandos deste tipo podem-se testar todas as combinacoes de valores nas saidas do EST e verificar se algum sinal varia quando se modifica o estado de todos os outros sinais separadamente. Desta forma pode-se, por exemplo, detectar e isolar falhas como curto-circuitos entre estes sinais.


fig.3 - Sequencia de execucao de uma primitiva de teste de saida

Primitiva que testa uma porta de entrada



4a - ST escreve valor

O ST escreve um valor em uma entrada do EST (fig. 4a) e envia uma mensagem dizendo ao EST para ler esta entrada (fig. 4b). O EST le o conteudo da porta de entrada especificada pelo ST (fig. 4c) e envia o valor lido



para o ST (fig. 4d) que o analisará.


Da mesma forma que no caso anterior, combinando comandos deste tipo podem-se testar todas as possibilidades de sinais de entrada e saída. Assim, testam-se os circuitos já mencionados anteriormente e detectam-se eventuais curto-circuitos. Pode-se ainda verificar a influência de pulsos ou trem de pulsos nas entradas do EST.

fig. 4 - Exemplo de uma primitiva de teste de entrada

Teste de conversores D/A e A/D


Estes testes são realizados de forma análoga aos anteriores. Consideremos que o EST tenha em alguma saída a tensão gerada por um conversor D/A. O ST envia uma mensagem dizendo ao EST para escrever no conversor um determinado valor. O ST, após ter recebido uma mensagem do EST confirmando a escrita daquele valor, compara aquela tensão analógica com 2 valores de tensão gerados pelo seu conversor D/A. Estes valores devem ser um pouco acima e um pouco abaixo do esperado com uma diferença igual ao erro máximo permitido. Assim, pode-se testar toda a faixa de valores de um conversor e, com estes dados, verificar suas características como linearidade, monotonicidade, tensão de offset do conversor, etc.

Teste do circuito de relógio



Equipamentos submetidos a condições adversas (choques, vibrações, etc.) podem ter seus circuitos de relógios ou osciladores fora das especificações.

O seguinte teste pode verificar se eles estão funcionando como desejado: o ST manda uma mensagem ao EST (fig. 5a) dizendo para este esperar um determinado intervalo de tempo (fig. 5b) ao fim do qual o EST deve sinalizar ao ST (fig.



5c - EST avisa fim do intervalo de tempo

5c). Neste momento o ST com - para o tempo decorrido de acordo com o seu relógio com o intervalo de tempo marcado pelo EST.

fig. 5 - Exemplo de um teste de relógio

Um sistema de teste necessita ser configurado para cada tipo de equipamento que vai ser testado. Uma das configurações que se fazem necessárias é o software de testes específicos a cada um. Primitivas, como as apresentadas aqui, tornam esta tarefa muito simples pois se desenvolve toda uma bateria de testes a partir de módulos simples e bastante genéricos.

CONCLUSÃO

O sistema de teste apresentado foi projetado para testes de hardware de equipamentos digitais com microprocessador. Como um teste de hardware não envolve a parte funcional do equipamento, optou-se por um sistema de teste que usa os próprios recursos computacionais do equipamento sob teste para aumentar a sua testabilidade.

Obviamente o sistema de teste necessita ser configurado para cada tipo de equipamento a ser testado. No nosso caso, estas configurações se limitam a uma placa de interface com o equipamento a ser testado e a parte de software específico para este equipamento. No caso de equipamentos digitais sem microprocessador, este sistema também pode ser utilizado da forma mais convencional com algoritmos de pesquisa de falhas com estímulo/resposta externas.

Atualmente, este equipamento está em fase de desenvolvimento. Algumas partes já estão prontas e com algum software instalado permitindo a realização de testes em protótipos das unidades que precisarão ser testadas por este equipamento.

Quando estiver concluído, este sistema de teste será empregado em diversos níveis de manutenção e qualificação de equipamentos para aviação que requerem alta confiabilidade.

BIBLIOGRAFIA

Hewlett-Packard Journal, Oct 1984.

Stout, D. "Microprocessor Applications Handbook", 1982.